<thead id="rdvdj"></thead>
<var id="rdvdj"><strike id="rdvdj"></strike></var>
<cite id="rdvdj"></cite>
<var id="rdvdj"><video id="rdvdj"></video></var>
<ins id="rdvdj"><noframes id="rdvdj"><cite id="rdvdj"></cite>
<cite id="rdvdj"><span id="rdvdj"></span></cite>
<cite id="rdvdj"><video id="rdvdj"><thead id="rdvdj"></thead></video></cite> <var id="rdvdj"></var>
<var id="rdvdj"></var><var id="rdvdj"><strike id="rdvdj"></strike></var><var id="rdvdj"></var>

新聞中心

EEPW首頁 > 消費電子 > 業界動態 > 三星即將宣布3nm以下工藝路線圖 挑戰硅基半導體極限

三星即將宣布3nm以下工藝路線圖 挑戰硅基半導體極限

作者:憲瑞時間:2019-05-10來源:快科技收藏

在半導體晶圓代工市場上,TSMC是全球一哥,一家就占據了全球50%以上的份額,而且率先量產7nm等先進工藝,官方表示該工藝領先友商一年時間,明年就會量產5nm工藝。在之外,也在加大先進工藝的追趕,目前的路線圖已經到了工藝節點,下周就會宣布以下的工藝路線圖,緊逼,而且會一步步挑戰摩爾定律極限。

本文引用地址:http://www.xinfa15808.cn/article/201905/400429.htm

在半導體工藝上,臺積電去年量產了7nm工藝(N7+),今年是量產第二代7nm工藝(N7+),而且會用上EUV光刻工藝,2020年則會轉向5nm節點,目前已經開始在Fab 18工廠上進行了風險試產,2020年第二季度正式商業化量產。

明年的5nm工藝是第一代5nm,之后還會有升級版的5nm Plus(5nm+)工藝,預計在2020年第一季度風險試產,2021年正式量產。

這邊去年也公布了一系列路線圖,而且比臺積電還激進,直接進入EUV光刻時代,去年就說量產了7nm EUV工藝,之后還有5nm工藝,而工藝節點則會啟用GAA晶體管,通過使用納米片設備制造出了MBCFET(Multi-Bridge-Channel FET,多橋-通道場效應管),該技術可以顯著增強晶體管性能,主要取代FinFET晶體管技術。

3nm之后呢?目前臺積電、三星甚至Intel都沒有提及3nm之后的硅基半導體工藝路線圖,此前公認3nm節點是摩爾定律最終失效的時刻,隨著晶體管的縮小會遇到物理上的極限考驗。

三星將在5月14日舉行2019年度的SSF晶圓代工論壇會議,消息稱三星將在這次會議上公布3nm以下的工藝技術,而三星在這個領域的進展就影響未來的半導體晶圓代工市場格局。

1557454195164338.png



關鍵詞: 三星 臺積電 3nm

評論


相關推薦

技術專區

關閉
广东快乐十分开奖结果